군 복무 중 Verilog로 8-bit CPU/ALU 설계 및 ASIC 제작 도전: Project JSIlicon
🤖 AI 추천
군 복무 기간을 활용하여 하드웨어 설계 및 ASIC 제작에 도전하려는 개발자, 임베디드 시스템 개발자, FPGA 엔지니어, 그리고 기술적 제약 환경에서의 문제 해결 경험을 공유받고 싶은 개발자들에게 이 콘텐츠를 추천합니다.
🔖 주요 키워드
- 핵심 기술: Project JSIlicon은 군 복무 중에도 Verilog를 사용하여 8-bit CPU/ALU 코어를 처음부터 끝까지 설계하고, GDSII 레이아웃까지 완료하여 실제 ASIC 칩 제작(테이프아웃)을 앞두고 있는 프로젝트입니다. 이는 제한된 환경에서도 하드웨어 개발이 가능하다는 것을 증명합니다.
- 기술적 세부사항:
- Verilog를 이용한 8-bit CPU/ALU 코어 설계
- ALU, Program Counter, Register File 포함
- GDSII 실리콘 레이아웃 완료
- Skywater 130 공정 기반 TinyTapeOut 셔틀 탑승 예정 (2025년 11월)
- 클라우드 Actions, Web IDE, 시뮬레이션 등 제약 환경 극복 노력
- 프로젝트 코드 GitHub 공개
- 웹에서 3D 렌더링 확인 가능
- 개발 임팩트: 군 복무라는 특수한 환경에서 실리콘 칩 개발이 가능함을 보여줌으로써, 시간과 공간의 제약을 넘어선 개발자의 의지와 혁신성을 강조합니다. 또한, 단순한 기술 구현을 넘어 '나만의 칩 만들기'라는 개인적인 목표 달성을 실현했습니다.
- 커뮤니티 반응: 프로젝트 코드는 GitHub에 공개되어 있으며, 웹사이트(mirseo.dev)를 통해 3D 렌더링 결과물을 확인할 수 있어 커뮤니티의 참여와 검토를 유도합니다.
- 톤앤매너: 도전적이고 긍정적인 경험 공유와 함께, 기술적 성과를 명확하게 전달하는 전문적인 톤을 유지합니다.
📚 관련 자료
JSilicon
본문에서 직접적으로 언급된 프로젝트의 공식 GitHub 저장소로, 8-bit CPU/ALU 코어의 Verilog 설계 파일 및 관련 개발 내용을 확인할 수 있습니다. 프로젝트의 핵심 아티팩트입니다.
관련도: 98%
TinyTapeOut
Project JSIlicon이 참여 예정인 TinyTapeOut 프로그램의 관련 저장소입니다. 저비용으로 ASIC 칩을 제작할 수 있는 셔틀 프로그램에 대한 정보를 제공하며, 본문의 칩 제작 과정과 직접적으로 연결됩니다.
관련도: 90%
SkyWater-PDK
본문에서 언급된 Skywater 130 공정을 사용하기 위한 Open-Source Process Development Kit(PDK)입니다. 이를 통해 해당 공정 기반의 칩 설계 및 제작이 가능해지며, Project JSIlicon의 기술적 기반과 관련이 깊습니다.
관련도: 85%